Emmanuel Boutillon

(emprunté ici)

Professeur à l'UBS (Université Bretagne Sud), Lorient, dans le groupe de recherche LESTER.

LESTER - Centre de recherche

Université de Bretagne Sud

BP 92116, Lorient Cedex 56325

Tel : 02 97 87 45 66

Secrétariat : 02 97 87 45 60

Fax : 02 97 87 45 00

Enseignements

LICENCE GEII : Systèmes asservis, FPGA, VHDL
MAITRISE GEII : Automatique à retour d'état, théorie des signaux aléatoires, FPGA
MASTER RECHERCHE electronique (ancien DEA électronique)

Responsable du master recherche électronique de l'Université de Bretagne Sud.

Supports de cours disponibles sur enseignements,

Expérience professionnelle

Depuis Sept 2001 : Professeur au Laboratoire Electronique des systèmes temps réels LESTER, Université de Bretagne Sud
1997- Aout 2000 : Maître de Conférences dans le département COMELEC de l'ENST (France).
1997-98 : Année sabbatique au département "Electrical and Computer Engineering" de l'Université de Toronto. Travaux, avec le professeur Glenn Gulak, sur les architectures VLSI pour l'algorithme du forward-backward et sur les filtres de Kalman.
1996 : Séjour sabbatique de 6 mois dans le Laboratoire d'Electronique de Paris (LEP, Limeil Brévannes, France) sur le développement d'un ASIC codeur MPEG-2 temps réel (projet Looping).
1992-1995 : Ingénieur de recherche au département ELEC (électronique) de l'ENST.
1993-1995 : Thèse tout en travaillant comme ingénieur de recherche.
1990-1992 : Enseignant à l'Ecole Superieure Multinationale des Télécommunications, à Dakar (Sénégal).
1986-1990 : Etudes d'ingénieur à l'ENST.

Recherche

Mon domaine de recherche concerne les architectures VLSI pour les communications numériques.

Encadrement de thèse :

David Gnaedig, "Turbo-Codes à roulettes", Thèse CIFRE avec la société Turbo-Concept
Frederic Guilloud, "Optimisations algorithmiques et architecturales des systèmes de télérelevage sans fils Cas du télérelevage des compteurs domestiques."

Olivier Gay-Bellile , "Programmable architecture for channel decoding" (résumé), (PhD report (1.2 Mo))
Luis Gonzalez, "VLSI architecture for combined source-channel coding" (résumé), (Rapport de thèse (1.6 Mo))

th&emes divers :

Projet Low Density Parity Check code : cliquer ici pour plus d'information).
Projet générateur de bruit blanc gaussien pour l'émulation du canal radio mobile (White Gaussian Noise Generator project)(cliquer ici pour plus d'information)).
Software Radio
Projet LDPC : Journée GDR-ISIS sur les LDPC.
Projet Forward-Backward (ou MAP, BJCR): Ce projet consiste à créer un site WEB expérimental sur les architectures VLSI pour l'algorithme forward-backward. Les résultats du stage de Julien sanchez sont disponibles (ARCHITECTURE FORWARD-BACKWARD ).
Architecture VLSI pour les codes LDPC
Générateur de bruit gaussien sur un FPGA
Projet Auger : Durant ces trois dernières années, j'ai aussi participé à la conception du réseau de communication du projet international AUGER PROJECT (deux détecteurs géants (3000 km2) de rayons cosmiques).

Définition et conception d'une famille de démodulateur numérique pour une application radio propriétaire (depuis 1996).
Décodeur de Reed-Solomon à décision souple (1998).
Réalisation d'un codeur à longueur variable (VLC : Variable Length Coding) temp réel pour un codeur MPEG-2 (1997).
Réalisation en standard cell (synthèse VHDL) d'un opérateur DCT-IDCT pour un codeur MPEG-2 (20 K portes, 27 MHz, précision compatible avec la norme MPEG-2) (1995).
Participation à la définition du formalisme "array-ol" utilisé pour décrire les chaînes de traitement de tableaux (1993 - 1994).
Etude d'architecture pour un décodeur de Viterbi 30 MHz utilisé pour le décodage d'une modulation codée en trellis de dimension 4 (1992).