Key words: LDPC, decoding algorithm, VLSI, Architecture
Abstract: L'architecture des décodeurs de codes à faible densité est étudiée. Nous y proposons une méthode d'analyse et de synthèse de ces décodeurs permettant de comparer les différentes architectures entre elles, mais aussi de concevoir de nouvelles possibilités d'architectures, et en particulier, une adéquation entre algorithme et architecture efficace en terme de performance et de mémoire.
Full Paper: Click Here
Poster of the Paper: Click HereAuthors: Frederic Guilloud, Emmanuel Boutillon, Jacky Tousch (Turbo-Concept)
Reference: Gretsi 2003, Paris, France, Sept. 2003.