Arnaud TISSERAND

CNRS Senior Researcher ("directeur de recherche", DR2), Lab-STICC Laboratory in Lorient

IMPORTANT

projects: H-A-H, Reliasic


Médiation scientifique pour le grand public, fête de la science, ...

 

News and events (Archives)

Seminars on Security of Embedded Electronic Systems (DGA-IRISA)

Conferences 2017
Oct.: Asilomar (Pacific Grove, CA, USA)
Conferences 2018
June: ARITH (Amherst, MA, USA)

UP

Research

Topics

Computer arithmetic: operations, elementary functions, number systems, secure operators, reliable arithmetic...

Applied cryptography: asymmetric cryptography in hardware or embedded software, (H)ECC operators and crypto-processor, protections/countermeasures against side channel attacks, cybersecurity/cyberdefense, ...

Hardware accelerators: arithmetic operators/accelerators on FPGAs, ASICs, GPUs and embedded multicores

Software libraries: arithmetic support for crypto and embedded systems, finite field arithmetic

VLSI design and CAD tools: ASIC and FPGA circuits, asynchronous circuits, low power consumption, circuit generation tools

Applications: embedded systems, digital security, cyber-security/defense, scientific computing, digital signal processing, image processing, digital control.

Current/Recent Professional Activities

2014+: Associate Editor of the IEEE Transactions on Computers

2014-2015: Program Committee co-Chair of the 22nd IEEE Symposium on Computer Arithmetic (ARITH-22)

2015: President of the organisation committee of the french Rencontres Arithmétiques de l'Informatique Mathématique (RAIM 2015)

2013-2014: co-President of the french Conférence d'informatique en Parallélisme, Architecture et Système (ComPAS 2014)

2012-2015: Nominated member of the French National Council of Universities for computer science CNU 27 (co-organisateur de la session de Qualifs MdC 2015)

Current/Recent Collaborations

2014-2017: Reliasic project with IRISA, Lab-STICC, IETR (funded by Labex CominLabs and Brittany Region)

2014-2017: H-A-H (Hardware and Arithmetic for Hyperelliptic Curves Cryptography) project with IRISA, IRMAR (funded by Labex CominLabs, Labex Lebesgue and Brittany Region)

Recent Awards

Prix du meilleur papier à Compas 2015, "track" architecture, pour Comparaison expérimentale d'architectures de crypto-processeurs pour courbes elliptiques et hyper-elliptiques avec Gabriel Gallin et Nicolas Veyrat-Charvillon

Some recent presentations

Invited keynote at CRiSIS 2017 on Hardware Support for Physical Security (PDF slides)

Invited presentation at CEA NanoInnov (July 2017) on Arithmetic Tradeoffs on Performance/Cost/Security for Hardware Asymmetric Cryptography

Invited presentation at Colloque National du GDR SOC2 (June 2017) on Embedding Crypto in SoCs: Threats and Protections

Invited presentation at ECC (September 2015) on Hardware Accelerators for ECC and HECC

Some links

Symposia on Computer Arithmetic ARITH (main link), editions:

Seminars on Seminar on Security of Embedded Electronic Systems (DGA-IRISA)

Links to colleagues and groups

SAGE: a free open-source mathematics software system (book in french)

GDR du CNRS : IM - Arith - C2 / SoC-SiP / ISIS / Sécurité

ACM: digital library, conferences, publications, special interest groups [ SIGACT, SIGARCH, SIGBED, SIGDA, SIGMICRO, SIGSAC ]

IACR

IEEE: digital library, societies : [ CAS, CS, ITS, SSCS ]

Création du Groupe Thématique SMAI-MAIRCI

Société informatique de France (SIF)

Bulletin de la société informatique de France

Agence pour les mathématiques en interaction avec l'entreprise et la société (AMIES)

Workshops CryptArchi

Edition: International Journal of High Performance Systems Architecture

Interstices (site de culture scientifique autour de l'informatique)

Images des mathématiques

Chercheur français, une espèce en voie de disparition ? / French researcher, a critically endangered species?

UP

Publications (Complete list / co-authors)

Some recent publications

UP

Students (Complete list)

Current PhD students

Gabriel Gallin, (4th year/4), CNRS IRISA Lab-STICC (HAH project)

Audrey Lucas, (2st year/3), CNRS IRISA (DGA-PEC grant)

Geneviève Ndour, (2nd year/3), CEA LETI IRISA, co-advisor: A. Molnos

Timo Ziljstra, (1st year/3), CNRS Lab-STICC UBS (DGA-PEC-ARED grand)

UP

Software/Hardware

ECC Crypto-Processor
Free hardware processor for elliptic curve cryptography and its programming software [under development in the PAVOIS ANR project]
PACE
Prototyping Arithmetic in Cryptography Easily [collaboration with ARITH group LIRMM]
Seedgen
Seeds circuit generator (1/x and 1/sqrt(x)) [WWW]
MEPLib
Machine Efficient Polynomial Library [WWW]
Divgen
A divider unit generator : [WWW]
FLIP
Floating-Point Library for Integer Processors : [WWW]
On-line arithmetic library
VHDL on-line operators library (radix-2 representation)
Bibword
A minor Emacs mode for keywords in BibTeX files [WWW] beta version available

Links on softwares: AFUL

UP

Teaching / Enseignement (Archives)

Remark: my courses are mainly in French but I can prepare support in English on demand

Enseignements

Cryptologie
Master Cyber-Sécurité des Systèmes Embarqué, Université de Bretagne Sud, Lorient, 2017+, (CM+TD+TP approx 30h/an)
Opérateurs arithmétiques & Arithmétique des ordinateurs
Master 2 Recherche SISEA (Université Rennes 1), 2008-2015, (CM 6h/an)
ENS Rennes, Magistère Informatique et Télécommunications, 1ère année, 2010-2013, (CM 12h/an)
ENSEIRB-MATMECA, 2012-2013, (CM 16h/an)
Security of Hardware/Software Cryptosystems: Physical Attacks and Countermeasures
Master 2 Logiciels pour les Systèmes embarqués, 2015, (CM 4h/year)
Matisse Doctoral School, 2013, (CM 6h/year) [PDF file]
Architectures et programmation multiprocesseurs (multicoeurs/OpenMP, GPU/CUDA)
ENSSAT Lannion, EEI, 3ème année, 2012-2015, (CM 10h + TP 10h /an)
Programmation GPU / CUDA
ENSSAT Lannion, EEI, 3ème année, 2011-2012, (CM 2h + TP 8h /an)

Organisation et cours d'écoles thématiques

Co-organisation et cours à l'école thématique ARCHI17 : Architectures des systèmes matériels enfouis et méthodes de conception associées (6-10 mars, 2017, Nancy)

Co-organisation et cours à l'école thématique ARCHI15 : Architectures des systèmes matériels enfouis et méthodes de conception associées (8-12 juin, 2015, Lille)     [ slides PDF: Processor Extensions for Security ]

Cours à l'école thématique ECOFAC2014 : Conception faible consommation pour les systèmes embarqués temps réel (19-23 mai 2014, Lorient)

Co-organisation et cours à l'école thématique ARCHI13 : Architectures des systèmes matériels enfouis et méthodes de conception associées (25-29 mars, 2013, Col-de-Porte)     [ slides PDF: Introduction to FPGA Circuits ]

Co-organisation et cours à l'école thématique ECOFAC2012 : Conception faible consommation pour les systèmes embarqués temps réel (21-25 mai 2012, La Colle-sur-Loup)

Co-organisation et cours à l'école thématique ARCHI11 : Architectures des systèmes matériels enfouis et méthodes de conception associées (2 - 6 mai, 2011, Mont-Louis)

Co-organisation et cours à l'école thématique ECOFAC2010 : Conception faible consommation pour les systèmes embarqués temps réel (29 mars - 2 avril, 2010, Plestin les Grèves, Côtes d'Armor)

Co-organisation et cours à l'école thématique ARCHI09 : Architectures des systèmes matériels enfouis et méthodes de conception associées (30 mars - 3 avril, 2009, Pleumeur-Bodou)

Co-organisation et cours à l'école thématique ARCHI07 : Architectures des systèmes matériels enfouis et méthodes de conception associées (19-23 mars, 2007, Boussens)

Organisation et cours à l'école thématique ARCHI05 : Architectures des systèmes matériels enfouis et méthodes de conception associées (21-25 mars, 2005, Autrans)

Co-organisation et cours à l'école thématique ARCHI03 : Architectures des systèmes matériels enfouis et méthodes de conception associées (31 mars - 4 avril, 2003, Roscoff)


UP

Contact

Arnaud Tisserand

E-mail :
Arnaud.Tisserand@univ-ubs.fr
* Warning: my email is automatically filtered, messages tagged as "SPAM" will be discarded
* Attention : mes émails sont triés automatiquement, les messages étiquetés "SPAM" seront détruits
Tel :
(+33) (0)2 97 87 46 49
Fax :
(+33) (0)2 97 87 45 27 (mention/préciser A. Tisserand)
Address/Adresse :
CNRS, Lab-STICC, Centre de recherche Huygens, BP 92116, Rue St Maudé, 56321 Lorient cedex, France

UP

Vitae

Short biography

Arnaud Tisserand, PHD 1997 and HDR 2010, is senior researcher ("directeur de recherche" in french) at CNRS (French National Center for Scientific Research) in computer science in Lab-STICC laboratory and the MOCS research group. His research interests include computer arithmetic, computer architecture, digital security, VLSI and FPGA design, design automation, low-power design and applications in applied cryptography, scientific computing, digital signal processing. He taught computer arithmetic, computer architecture and VLSI design. He was PC co-chair of ARITH-22 Symposium. He is Associate Editor of the IEEE Transactions on Computers. He is a senior member of the IEEE (SSCS, CAS) and member of the ACM and IACR.

Arnaud Tisserand
Last modified: Fri Sep 22 09:44:15 CEST 2017