Commentaire

Les concepts du modèle de performance, les règles de transcription et le générateur de code VHDL ont été validés à l’aide de deux exemples: un serveur vidéo temps réel fourni par le CCETT de Rennes et un système de communication distribué.
Le générateur de code VHDL a été réalisé sur un principe générique de développement de générateurs de code ou d’outils de transformation de textes qui permet de transcrire facilement le modèle MCSE (ou tout autre langage source) vers d’autres langages cibles.
Malgré le niveau d’abstraction du modèle, la simulation des programmes VHDL obtenus à partir des modèles de performance du serveur vidéo temps-réel et du système de communication a permis de constater la nécessité de ressources importantes (puissance de calcul et mémoire) et une durée de simulation un peu trop longue pour trouver rapidement la solution optimale recherchée. Ces constatations justifient pleinement l’intérêt d’une méthode de simulation en C++ que l’équipe développe.
Durant la dernière année de la thèse, la technologie d’implantation des outils mais le concepts retenus et le nouveau langage d’implantation choisi JAVA ont facilité cette migration.

Diapo