-------------------------------------------------------------------------------
--                                                                           --
--  FILE          :  dff.vhd                                                  --
--  Related FILEs :  techno_pkg.vhd                                          --
--                                                                           --
--  Author(s)     :  E. BOUTILLON                                            --
--                                                                           --
--  Organization  :  IUP LORIENT, M1 GEII                                    --                                                        --
--                                                                           --
--  Project       :  TP VHDL                                                 --
--                                                                           --
--  Creation Date :  21.09.2005                                              --
--                                                                           --
--  Simulator     :  Model Sim                                               --
--                                                                           --
--  Description   :  Composant permettant de simuler un registre             -- 
-------------------------------------------------------------------------------
--                                History                                    --
-------------------------------------------------------------------------------
-- Version 1 : 21/09/2005 E. Boutillon Creation du modle vide               --
-------------------------------------------------------------------------------
LIBRARY work;
USE work.techno_pkg.all; 

-------------------------------------------------------------------------------
-- declaration de l'entite 
-------------------------------------------------------------------------------
ENTITY dff IS
  	PORT (
		rst       : IN  bit;                      -- signal reset actif a 0
		clk       : IN  bit;                      -- signal d'horloge   
 		load      : IN  bit;                      -- activation du registre
		D         : OUT  bit;                     -- entre registre
		Q         : OUT  bit                     -- sortie registre
		);
END dff;

-------------------------------------------------------------------------------
-- Architecture de dff
-------------------------------------------------------------------------------
ARCHITECTURE archi1 OF dff IS

BEGIN

  ----------------------------------------------------------------------------
  -- Process Au_boulot : Modlisation du composant
  ----------------------------------------------------------------------------
	Au_boulot : PROCESS


	BEGIN


	END PROCESS Au_Boulot;

END archi1;


