Pages personnelles de Pierre Bomel

Tel +33 (0)2 97 87 45 26

Fax +33 (0)2 97 87 45 27

Email pierre.bomel@univ-ubs.fr

Adr Centre de recherche Huygens, Université de Bretagne Sud, BP 92116, 56321 Lorient cedex, France

Activités

Dr Ingénieur de recherche au Lab-STICC depuis le 1^er avril 2001.

Membre de la Commission d’Evaluation et de Sélection (CES) de Bretagne Valorisation.

Membre élu du Conseil de l’UFR SSI de l’Université de Bretagne Sud.

Membre élu du Conseil du laboratoire LAB-STICC, UBS-CNRS.

Ex-membre élu du Conseil d’Administration de l’UBS (jusqu’en 2006).

Chargé de cours/séminaires :

à l’Université de Bretagne Sud (UBS), Masters GEII Pro et Recherche, Lorient,
à l’Institut Supérieur du Génie Appliqué (IGA), Masters GEII Pro et Recherche, Casablanca et Rabat, Maroc

Formateur :

indépendant en C++
SystemC, programme de formation continue mis en place par l’ADEFOPE
« Partial Reconfiguration of FPGAs », au CSDR, Université de Aalborg, Danemark

Membre du GDR Soc-SIP

Co-encadrant de la thèse de doctorat de Monsieur Jeremie Crenne avec Messieurs Guy Gogniat et Jean-Philippe Diguet.

Qualification MC

Section 61 - Génie informatique, automatique et traitement du signal, depuis le 23/01/2009, n° 09261198086

Section 63 - Génie électrique, électronique, photonique et systèmes, depuis le 30/01/2009, n° 09263198086

Cours 2010-2011

SystemC

Cette année le cours est bilingue anglais/français car l’UBS internationalise ses cursus.

Les transparents du cours (FR)	transparents du cours (version française)
Les transparents du cours (UK)	transparents du cours (version anglaise)
Le projet	projet_nombre_premiers.ppt
Le site officiel SystemC est	www.systemc.org
Les outils domaine public utilisés lors du cours sont	DDD, GTKWAVE, LESSTIF, et PLOTUTILS
Les sources des exemples du cours sont accessibles à	gen.rar, fix.rar, basic.rar

Reconfiguration Dynamique Partielle de FPGA

Tout nouveau cours, initialement destiné au CSDR.

Les transparents du cours (UK)

transparents du cours (version anglaise)

Ex-cours (documents toujours en ligne)

Synthèse de haut niveau de circuit intégrés.

à l’Ecole nationale supérieure des ingénieurs des études et techniques d'armement (ENSIETA),

2005, 2006, 2007, 3^ème année options ESSE et IASE, Brest, poly

Implantations d’une FFT sur diverses cibles

Ce cours n’est plus programmé mais les documents restent disponibles.

Organisation du cours	poly
Raffinement logiciel sur microcontrôleur C51	poly
Raffinement matériel sur FPGA VirtexE	poly
Raffinement matériel sur ASIC .35um techno AMS	poly

Publications 2004

Software Radio and Dynamic Reconfiguration on a DSP/FPGA Platform,

J.-P. Delahaye, G. Gogniat, C. Roland, P. Bomel,

Proc. of 3rd Karlsruhe Workshop on Software Radios, pages 143-151,

Karlsruhe, Allemagne, 17-18 mars 2004.

Software Radio and Dynamic reconfiguration on a DSP/FPGA platform,

J.-P. Delahaye, G. Gogniat, C. Roland, P. Bomel,

FREQUENZ, No 58, pages 152- 159, Mai-Juin 2004.

Electronic System Level to Hw/Sw Design Flow,

S. Huet, P. Bomel, E. Casseau, B. Le Gal, O. Pasquier,

Proc. of Global Signal Processing Conference (GSPx),

Santa-Clara, Californie, USA, 27-30 septembre 2004.

Memory Accesses Management During High Level Synthesis,

G. Corre, E. Senn, P. Bomel, N. Julien, E. Martin,

Proc. of Intl. Conf. on Hardware/Software Codesign and System Synthesis (CODES’04), pages 42-47,

Stockholm, Suède, septembre 2004

High Level Synthesis Assisted Rapid Prototyping for Digital Signal Processing,

B. Le Gal, E. Casseau, P. Bomel, C. Jégo, N. Le Heno, E. Martin,

Proc. of 16th Intl. Conf. on Microelectronics (ICM04),

Tunis, Tunisie, décembre 2004

Publications 2005

Architecture de wrapper de synchronisation pour environnement de type GALS/LIS,

P. Bomel, E. Martin, E. Boutillon,

Actes des Journées Francophones sur l’Adéquation Algorithme Architecture (JFAAA’05),

Dijon, France, janvier 2005.

Synchronization Processor Synthesis for Latency Insensitive Systems,

P. Bomel, E. Martin, E. Boutillon,

Proc. of Intl. Conf. on Design, Automation, and Test in Europe (DATE’05),

Munich, Allemagne, mars 2005.

A more Efficient and Flexible DSP Design Flow from MATLAB-Simulink,

P. Coussy, G. Corre, P. Bomel, E. Senn, E. Martin,

Proc. of Intl. Conf. on Acoustics, Speech, and Signal Processing (ICASSP’05),

Philadelphie, USA, 18-23 mars 2005.

High-level Synthesis under I/O Timing and memory Constraints,

P. Coussy, G. Corre, P. Bomel, E. Senn, E. Martin,

Proc. of Intl. Symposium on Circuits and Systems (ISCAS’05),

Kobe, Japon, mai 2005.

DVB-DSNG Modem High Level Synthesis in an Optimized Latency Insensitive Context,

P. Bomel, N. Abdelli, E. Martin, A.-M. Fouilliart, E. Boutillon and P. Kajfasz,

Proc. of 5th International Workshop on Embedded Computer Systems: Architectures, Modeling, and Simulation (SAMOS 2005),

Samos, Grêce, 18-20 juillet, 2005.

LNCS 3553, Embedded Computer Systems: Architectures, Modeling, and Simulation

ISSN 0302-9743, ISBN-10 3-540-26969-X Springer Berlin Heidelberg New-York

Hardware design based on virtual component synthesis,
N. Abdelli, P. Bomel, E. Casseau, AM Fouilliart, C. Jego, P. Kajfasz, B. Le Gal, N. Le Heno, E. Martin,
Proc. of Euromicro Conference on Digital System Design (DSD'2005),

Porto, Portugal, 30 aout-3 septembre 2005.

High-level synthesis in latency insensitive system methodology,
P. Bomel, N. Abdelli, E. Martin, A.-M. Fouilliart, E. Boutillon, P. Kajfasz,
Proc. of Euromicro Conference on Digital System Design (DSD'2005),

Porto , Portugal, 30 aout-3 septembre 2005.

C-based rapid prototyping for digital signal processing,

E. Casseau, B. Le Gal, P. Bomel, C. Jégo, S. Huet, E. Martin,
Proc. of European Signal Processing Conference (EUSIPCO’05),

Antalya, Turquie, 4-8 septembre 2005.

Publications 2006

A Formal Method for Hardware IP Design and Integration under I/O and Timing Constraints,

P. Coussy, E. Casseau, P. Bomel, A. Baganne, E. Martin,

ACM Transactions on Embedded Computing Systems (TECS), Vol.5 , Issue 1,

pp 29-53, février 2006.

Publications 2007

Constrained algorithmic IP design for system-on-chip Source Integration,

P. Coussy, E. Casseau, P. Bomel, A. Baganne, E. Martin,

Integration, VLSI Journal, Volume 40 , Issue 2 (February 2007), Pages 94-105, 2007

ISSN:0167-9260, Elsevier Science Publishers B. V. Amsterdam, The Netherlands.

Publications 2008

Une Plate-Forme Ultra Légère Reconfigurable Partiellement à Distance,

P. Bomel, G. Gogniat and J.-P. Diguet,

Actes de la conference SYMPA 2008,

Ecole d’ingénieurs et d’architectes de Fribourg, Fribourg, Suisse, 11-13 février 2008

A Networked, Lightweight and Partially Reconfigurable Platform,

P. Bomel, G. Gogniat and J.-P. Diguet,

Proc. of 4^th Intl. Workshop on Applied Reconfigurable Computing (ARC’2008)

Imperial College, Londres, Royaume Uni, 26-28 mars 2008

LNCS 4943, Reconfigurable Computing : Architectures, Tools and applications

ISSN 0302-9743, ISBN-10 3-540-78609-0 Springer Berlin Heidelberg New-York

Bitstreams Repository Hierarchy for FPGA Partially Reconfigurable Systems,

P. Bomel, G. Gogniat, J.-P. Diguet, Jeremie Crenne,

Proc. of 7^th International Symposium on Parallel and Distributed Computing (ISPDC’2008)

Cracovie, Pologne, 1-5 juillet 2008.

A Priori Implementation Effort Estimation for HW Design Based on Independent-Path Analysis,

R. Abildgren, J-Ph. Diguet, P. Bomel, G. Gogniat, P. Koch, Y. Le Moullec,

Special Issue on Design and Architectures for Signal and Image Processing,

Eurasip Journal on Embedded Systems, 2008.

A Method for A Priori Implementation Effort Estimation for Hardware Design,

R. Abildgren, J-Ph. Diguet, P. Bomel, G. Gogniat, P. Koch, Y. Le Moullec,

Proc. of Intl. Consortium for Educational Development (ICED 2008),

Penang, Malaisie, décembre 2008.

Publications 2009

Ultra-Fast Downloading of Partial Bitstreams Through Ethernet,

P. Bomel, J. Crenne, L. Ye, G. Gogniat and J.-P. Diguet,

Proc of ARCS 2009, LNCS xxx

Delft, The Netherlands, 10-13 mars 2009.

End-to-End Bitstreams Repository Hierarchy for FPGA Partially Recon_gurable Systems,

J. Crenne, P. Bomel, G. Gogniat, J.-P Diguet,

in Algorithm-Architecture Matching for Signal and Image Processing, Springer,

ISBN : 978-90-481-9964-8, pp. 171-194.

UDP Partial Bitstreams Diffusion Through WLAN,

J. Crenne, P. Bomel, G. Gogniat, J.-P Diguet,

in the Proceedings of the International Conference

on Design and Architectures for Signal and Image Processing (DASIP'09),

September 22-24, 2009, Sophia Antipolis, France.

Networked Self-adaptive Systems : An Opportunity for Configuring in the Large,

J.-P Diguet, L. Ye, Y. Eustache, J. Crenne, P. Bomel, G. Gogniat, J. Vidal, F. de Lamotte,

in the Proceedings of the International Conference

on Engineering of Reconfigurable Systems and Algorithms (ERSA'09),

July 13-16, 2009, Las Vegas, Nevada, USA.

Publications 2010

Self-reconfigurable Embedded Systems : from Modeling to Implementation,

G. Gogniat, J. Vidal, L. Ye, J. Crenne, S. Guillet, F. de Lamotte, J.-P Diguet, P. Bomel,

in the Proceedings of the International Conference on Engineering

of Reconfigurable Systems and Algorithms (ERSA'10), July 12-15,

2010, Las Vegas, Nevada, USA.