

# Proposition d'une méthodologie adéquation algorithme architecture

**Emmanuel Boutillon**

LESTER

Université de Bretagne Sud


David Gnaedig (Turbo-Concept)

Frédéric Guilloud (ENST-Bretagne)



# Démarche de conception d'un système de codage

## ❖ Adéquation Algorithme Architecture:



➤ Comment mettre en place la rétro-action... ?

- 1) Oublier l'algorithme...  
et optimiser/modifier sans a priori
- 2) ...se rappeler de l'algorithme  
et voir ce que l'on peut faire...


# Plan

Turbo-code : Optimisation d'un entrelaceur/architecture

LDPC : Architecture pour le "shuffled-scheduling"

# Décodage à entrées et sorties pondérées


- ❖ Approche Adéquation Algorithme Architecture algorithme (sous-optimal) Max-Log-MAP [Robertson *et al.*, 1995]:





# Séquencement entre demi-itération


Séquencement  
Fenêtres glissantes



Perte moyenne de 25 % des capacités de calcul.


# Idée : avancer le début de la 2<sup>ième</sup> demi-itération

Séquencement  
Fenêtres glissantes




⇒ Meilleure utilisation de l'architecture.

# Problème de consistance...




$Z_1(i)$  de l'itération courante n'existe pas encore






# Représentation graphique des conflits de consistance




Séquencement  $SW-\Sigma^-$




Conflits de consistance

# Exemple d'entrelaceur contraint

❖ Masque d'entrelaceur  $\Rightarrow$  entrelaceur hiérarchique





$$P = 2$$



# Performances de l'entrelaceur contraint

❖  $N = 1024$  symboles,  $P = 16$  processeurs (débit de 100 Mbit/s)



# Conclusion exemple 1 : turbo-code

- ❖ Algorithme Turbo-code
- ❖ Architecture
- ❖ Constat de sous-utilisation de ressources matérielles
- ❖ Modification de l'exécution du matériel
- ❖ Retour vers la construction du code pour rendre cette modification acceptable
- ❖ Mesure des gains de l'approche

# Plan

Turbo-code : Optimisation d'un entrelaceur/architecture

LDPC : Architecture pour "shuffled-scheduling"

Rappel code LDPC

Séquencement des calculs


Changement de point de vue

Architecture pour shuffle-BP

# Code LDPC


$$H = \begin{pmatrix} 0 & 1 & 1 & 1 & 1 & 0 & 0 \\ 1 & 0 & 1 & 1 & 0 & 1 & 0 \\ 1 & 1 & 0 & 1 & 0 & 0 & 1 \end{pmatrix}$$

Peut être défini par un graph bi-partite



$(b_0, b_1, \dots, b_6)$  mot de code  $\Leftrightarrow$  toutes les PC sont respectées

# Décodage itératif




Première itération: message bit- $\rightarrow$  **parité**







# Décodage itératif



Deuxième itération: message parité  $\rightarrow$  bit

# Calcul d'un nœud de variable (LLR)



$$T_i = I_n + \sum_{m, m \neq i} E_m = L - E_i$$


# Calcul d'un noeud

$$T_i = \sum_{k \neq i} E_k$$


avec

$$\Phi(x) = -\ln(\tanh(x/2))$$


Generic Node Unit →



# Calcul d'un nœud de parité



**Check Node**



**Check Node**

$$E_i = \bigoplus_{j \neq i} T_j = T_1 \oplus T_2 \dots \oplus T_{i-1} \oplus T_{i+1} \dots \oplus T_{dc}$$

Deux méthodes de calcul : directe ou fréquentielle

# Calcul parité: méthode fréquentielle


## b) calcul du module

$$|E_k| = \Phi^{-1} \left( \sum_{i \neq k} \Phi(|T_i|) \right)$$

avec


$$\Phi(x) = -\ln(\tanh(x/2))$$

Generic Node Unit →



# Calcul parité: méthode fréquentielle

## a) calcul du signe




# Algorithme BP


- ❖ Propagation de croyance (Belief Propagation)
- ❖ Initialisation :
  - $I_n = 2y_n/\sigma^2$
  - Extrinsèque branche :  $E_{m,n}=0$
  - Fiabilités :  $T_{m,n}=0$
- ❖ Itérations : tous les messages sont traités

$$T_{m,n} = L_n - E_{m,n}$$


$$= I_n + \sum_{m' \in M(n) \setminus m} E_{m',n}$$



$$E_{m,n} = \Phi^{-1} \left( \sum_{n' \in N(m) \setminus n} \Phi(T_{m,n'}) \right)$$



# Generic Node Units (exclude the $\Phi$ function)



❖  $d$  entrée  $e_m$  et  $d$  sortie  $s_n$   
( $d=j$  or  $k$ )

❖ Relation entrées/sorties:

$$s_n = \sum_{m \neq n} e_m$$

❖ NB: remplacer  $\Sigma$  by  $\times$  pour le traitement du signe


❖ Mode de réalisation possible du GNU ?



# Implémentation du Generic Node Unit :


a) Mode "compact" («traitement immédiat»)

❖ Exemple: implémentation série




# Implémentation du Generic Node Unit :

## b) Mode distribué, mis à jour différée



# Implémentation du Generic Node Unit :

## b) Mode distribué, mis à jour immédiate



# Plan

Turbo-code : Optimisation d'un entrelaceur/architecture

LDPC : Architecture pour "shuffled-scheduling"


Rappel code LDPC

Séquencement des calculs

Changement de point de vue

Architecture pour shuffle-BP

# Flooding scheduling (classical one)



LDPC parity  
check matrix


$T_{n,m}$

$E_{m,n}$

# Vertical Shuffle Scheduling (Shuffle BP's Zhang-Fossorier02)

0	1	1	1	1	0
1	0	1	1	0	1
1	1	0	1	0	1

LDPC parity  
check matrix




$E_{m,1}$

# Vertical Shuffle Scheduling (Shuffle BP's Zhang-Fossorier02)

1	1	1	1	1	0
0	1	1	0	1	0
1	0	1	0	1	0

LDPC parity  
check matrix




$T_{1,m}$

# Vertical Shuffle Scheduling (Shuffle BP's Zhang-Fossorier02)

1	1	1	1	1	0
0	1	1	0	1	0
1	0	1	0	1	0

LDPC parity  
check matrix




$E_{m,2}$



# Vertical Shuffle Scheduling (Shuffle BP's Zhang-Fossorier02)

	1110
	1101
	0101

LDPC parity  
check matrix



et ainsi de suite...

$T_{2,m}$

L'algorithme converge 2 fois plus rapidement que le séquençement par inondation classique

# Plan

Turbo-code : Optimisation d'un entrelaceur/architecture

**LDPC : Architecture pour "shuffled-scheduling"**



Rappel code LDPC

Séquencement des calculs

**Changement de point de vue**

Architecture pour shuffle-BP

# Implémentation/séquencement



Permet une architecture très efficace pour le shuffled BP

# Plan

Turbo-code : Optimisation d'un entrelaceur/architecture

**LDPC : Architecture pour "shuffled-scheduling"**


Rappel code LDPC

Séquencement des calculs


Changement de point de vue

**Architecture pour shuffle-BP**

# VNU : mode compact, série



3 cycles




3 cycles

VNU

CNU


$$E_{m,n} = \Phi^{-1} \left( \sum_{n' \in N(m) \setminus n} \Phi(T_{n',m}) \right)$$



Tous les CNU reliés au VNU envoient leur message

VNU


CNU



Le VNU calcule ses sorties et les envoie aux CNU

VNU

CNU



$\sum_{n' \in N(m)} \Phi(T_{m,n'}^{(i-1)})$  est partiellement mis à jour.



# Conclusion exemple 2 : LDPC

- ❖ Analyse du décodeur itératif
- ❖ Modes de réalisation des "processeurs génériques"
- ❖ Cycle de calcul dans le graphe du code
  - Changement du point de vue : nouvelle reformulation de l'algorithme
- ❖ Architecture "Vertical Shuffle BP"
  - Architecture simple
  - Convergence deux fois plus rapide que séquençement classique
- ❖ Retrouve tous les séquençements publiés

# Conclusion générale

- ❖ Esquisse d'une "méthode" d'optimisation AAA
  - Partir de l'architecture en oubliant les a priori
  - Plus de liberté de penser et d'innover
  - Sélectionner/valider/modifier
  
- ❖ Présentation de deux exemples :
  - Entrelaceur Turbo-Code
  - Séquencement LDPC
  
- ❖ ...arriver à sortir de nos a priori...