

## Architectures et outils pour la radio logicielle

Olivier Sentieys

ENSSAT/LASTI

INRIA Action R<sup>2</sup>D<sup>2</sup>

Retargetable Reconfigurable Digital Devices

sentieys@enssat.fr



## Plan

- Introduction
  - SOC (terminal), carte (BS), prototypage
- Principaux algorithmes et complexité
- Cibles architecturales
  - ASIC
  - FPGA et architectures reconfigurables
  - DSP
- Flot de développement
  - Matlab, C, SystemC, compilation, ...
- Cartes de développement




## Cibles technologiques

- Systèmes sur Silicium (SOC)
  - Terminal
  - {composants} hétérogènes à intégrer sur un SOC autour d'un réseau de communication
    - Coeurs de processeurs, ASIC, ...
  - Notion de plateforme
- Carte
  - Stations de base
  - {composants} standards (FPGA, DSP, RISC) et dédiés
- Carte de prototypage



## Systèmes sur Silicium (SOC)



## Le cauchemar des SOC actuels




"Femme se coiffant"  
Pablo Picasso  
1940.

[Rabacy09]

## Systèmes sur Silicium

- Notion de plate-forme matérielle
  - {composants} prédefinis (IP) spécifiques (coprocesseur) ou programmables (processeur), reconfigurables (FPGA, ARD)
  - spécialisation de la plate-forme pour un domaine d'applications
- Exemples
  - TI's OMAP, Philips' Nexperia, Intel's PCA (Personal Internet Communications Architecture), Infineon' Bluetooth, Mgold (3G), ...





## Plan

- **Introduction**
  - SOC (terminal), carte (BS), prototypage
- **Principaux algorithmes et complexité**
- **Cibles architecturales**
  - ASIC
  - FPGA et architectures reconfigurables
  - DSP
- **Flot de développement**
  - Matlab, C, SystemC, compilation, ...
- **Cartes de développement**

**INRIA**

## SDR : algorithmes impliqués

- **Filtrage sélectif et sous échantillonnage**
- **Modulation/démodulation**
  - BPSK, QPSK, QAM, FSK, GMSK
- **Filtrage de Nyquist**
- **Techniques d'accès**
  - TDMA, CDMA, WCDMA, MC-CDMA, OFDM
- **Synchronisation**
- **Codages canal**
- **Codages source**

**INRIA**

## Complexité des algorithmes

- **Exemple d'un récepteur WCDMA**
  - $F_c = 3.84 \text{ MHz}$ , SF = 4..256
- **Filtre de réception**
  - $L = 32 \dots 128$ , sur-échantillonnage 4 ou 8
  - Complexité : 980 ... 7860 MOPS
- **Rake Receiver**
  - 6 fingers
  - Complexité : 930 MOPS
- **MUD (150 utilisateurs)**
  - 40 GOPS ... 140 TOPS

**INRIA**

## Complexité

- **Comparaison du débit d'échantillons et de la taille des données pour deux standards**

Standard	Fe (Mps)	Nombre de bits
GSM	0.4	12
W-GDMA	32	5

- **Implications architecturales**
  - Taille des données variable
  - Débit variable

**INRIA**

## Plan

- **Introduction**
  - SOC (terminal), carte (BS), prototypage
- **Principaux algorithmes et complexité**
- **Cibles architecturales**
  - ASIC
  - FPGA
  - DSP
- **Flot de développement**
  - Matlab, C, SystemC, compilation, ...
- **Cartes de développement**

**INRIA**

### Métriques

- Performances
  - Efficacité énergétique = Op/J = MOPS/mW
  - $\frac{\text{MOPS}}{\text{mW}} = \frac{\text{Fclk.Nop}}{\text{Nop.Aop.Csw.Fclk.Vdd}^2} = \frac{1}{\text{Aop.Csw.Vdd}^2}$
  - Efficacité par surface = MOPS/mm<sup>2</sup>
- Figure de mérite [Chien00]
  - $\frac{\text{Transistors}}{\text{mm}^2} \cdot \frac{\text{MOPS}}{\text{mW}} \cdot \frac{\text{bits}}{\text{s}}$
- Flexibilité


 Aop: Average Area of Op  
Csw: Switch Cap. / mm<sup>2</sup>

### ASIC

- Implémentation la plus efficace
  - Parallélisme, pipeline
- e.g. 0.13um
  - multiplieur : 0.015mm<sup>2</sup>, 5pJ/Op@1V
  - 50mm<sup>2</sup> : 5000 add ou reg et 500 mult
- Un ASIC bien conçu peut répondre à plusieurs normes
- Evolution difficile mais conception peut être rapide (dans certains cas)




### ASIC

- Filtre adapté WCDMA (8.Fc, 32 taps)
  - UMC 0.18um: 12ns, 10GOPS, 80mW, 0.08mm<sup>2</sup>
- CDMA/MUD [Brodersen01]
  - 
  - Four adaptive pilot correlators
  - Transistor Count: 0.4 million
  - Die size: 3.38mm x 4.58mm
  - 1.2-2.4 GOP with 25 MHz clock



### Viterbi Decoder



Block parameters:

- Constraint length and code generator
- Survivor path length
- Soft input word length

Number of states = 64, Survivor path length = 30, Soft input precision = 3-bit

Macro-Architecture	Power @ 1-GHz (W)	Area (mm <sup>2</sup> )	Critical path delay (ns)	Decoding speed (Mb/s)
Parallel	0.182	0.531	9.35	107
Pipelined	0.154	0.617	41.17	2.28
Parallel-Pipelined	0.303	0.929	27.83	26.9


 [Brodersen01]

### Architecture reconfigurable

- Architecture reconfigurable : architecture dont les ressources (calcul, interconnexions, ...) peuvent être modifiées pour s'adapter à un traitement
  - Reconfiguration dynamique au fil de l'exécution
  - Reconfiguration statique précède l'exécution



### Espace de conception des AR



The diagram shows a 3D cube representing the design space of reconfigurable architectures (AR). The vertical axis is labeled "Coût" (Cost), the horizontal axis is labeled "Flexibilité" (Flexibility), and the depth axis is labeled "Performance, Consommation" (Performance, Consumption). The cube is divided into several regions representing different architectural components: "Espace de Conception des Architectures Reconfigurables" (Design Space of Reconfigurable Architectures), "ASIC", "FPGA", and "GPP". A red arrow points along the depth axis, labeled "Mode d'intégration" (Integration mode). Another red arrow points along the horizontal axis, labeled "Granularité de la reconfiguration" (Reconfiguration granularity).



## Granularité de la reconfiguration

- Reconfiguration au niveau système
  - Lx, C62 (décomposition en cluster)
- Reconfiguration au niveau fonctionnel
  - Pleiades, RaPiD, DART
- Reconfiguration au niveau opérateur
  - Chameleon, Piperench, Morphosys
- Reconfiguration au niveau porte
  - Napa, GARP, FPGA




## Etat de l'art

- Plate-forme FPGA (arrêt en 1999)
  - [http://www.io.com/~guccione/HW\\_list.html](http://www.io.com/~guccione/HW_list.html)
  - 90 références
- Reconfigurable Computing
  - <http://xputers.informatik.uni.kl.de/papers/main.html>
  - "A decade of reconfigurable computing : a visionary retrospective" DATE 2001, R. Hartenstein
  - 20 architectures




## Pleiades (UC Berkeley)

- Plateforme reconfigurable au niveau fonctionnel, spécialisée pour un domaine d'applications
  - Plusieurs niveaux de reconfiguration



## Chameleon Reconfigurable Processor

- Reconfiguration au niveau opérateur




## DART (ENSSAT)




- Architecture autonome
- 2 grains de reconfiguration
  - Fonctionnel (DPR), porte (FPGA)
- Reconfiguration dynamique
- Faible consommation
- Distribution des ressources
  - calcul, interconnexions, contrôle, stockage



## Architecture système de DART


- Collaboration ENSSAT/UBO/STMicroelectronics





### Résultats d'implémentations sur DART


Applications	nb DPR	nb op <sup>°</sup>	nb cycles	accès mem. Instructions	accès mem. données	énergie
Complex Despreading (SF=256)	2	2048	258	4	1032	435nJ
DCT 2-D sur MB 8x8	4	2048	85	6	1088	60nJ
Autocorrelation sur 240 points	6	57600	2543	43	5040	3μJ



- ### Reconfiguration niveau porte
- Reconfiguration**
    - Interconnexions
    - Logiques
  - Statique (en général)**
  - Optimisation de l'architecture pour des calculs niveau bit**
  - Temps de reconfiguration, quantité d'information**

## Famille VIRTEX II

- Nouveau design du CLB
- Bancs mémoire de plus grande taille
- Multiplicateurs intégrés (18x18 bits)
- Gestion des horloges par DCM (Digital Clock Manager)
- Capacité de routage améliorée (Active Interconnect Technology)
- Cryptage du *bitstream*
  - sécurité du système
- 1.5 volt






**INRIA**

## Famille VIRTEX II (1.5 volts)

- Schéma d'un CLB sur FPGA VirtexII




**INRIA**

## Famille VIRTEX II

Device	XC2V1000	XC2V2000	XC2V4000	XC2V8000
Gate	1M	2M	4M	8M
CLB	1280	2688	5760	11648
IOB	432	624	912	1108
SelectRAM (kbits)	720	1008	2160	3024
Prog. kbits	4082	7492	15660	29063
Conf. time at 66 MHz	7,73 ms	14,19 ms	29,66 ms	55,04 ms
Multiplier	40	56	120	168

**INRIA**






## Famille VIRTEX II Pro

**Caractéristiques des Virtex II Pro**

Nombre de blocs	XC2V100	XC2V200	XC2V400	XC2V800	XC2V1600
CLB Slices	1,480	3,090	6,920	12,000	23,982
Logique combinatoire	3,185	6,185	11,808	20,885	38,012
Blocs RAM (kbits)	295	584	112	1,504	3,008
PowerPC Processors	8	1	1	2	4
Rocket I/O Multi-Gigabit Transceivers	4	4	8	9	16
160 M Multiblocs	1,2	35	44	88	215
Digital Clock Management Blocks	4	4	4	8	8
Mémoires User ROM	32	340	318	964	952
Packets	User IO				
FF256	140	140			
FF455	150	240	245		
FF502	268	362	368		
FF585		515	515		
FF1152			554	552	
FF1151				554	554

**INRIA**







## Stratix Altera

Feature	EP1S10	EP1S20	EP1S25	EP1S30	EP1S40	EP1S60	EP1S80	EP1S120
Logic Element (LEs)	10,570	18,460	25,660	32,470	41,250	57,120	79,040	114,140
Total RAM bits	920K	1,669K	1,944K	3,317K	3,423K	5,215K	7,427K	10,118K
DSP Blocks	6	10	10	12	14	18	22	28
Emb. Mult	48	80	80	96	112	144	176	224
PLBs	6	6	6	10	12	12	12	12

**INRIA**

- ## Nouvelles architectures DSP
- DSPs conventionnels améliorés
    - UT multiples, SIMD, coprocesseurs
    - Lucent DSP16xxx, ADI ADSP-2116x, TI C55x
  - DSPs VLIW
    - TI C6xxx, Infineon Carmel
  - DSPs superscalaires
    - ZSP 164xx
  - Processeurs généralistes ou hybrides
    - GPP+SIMD, mC/DSP
    - PowerPC/AltiVec, Pentium/MMX
    - Infineon TriCore, SHx, ARM Piccolo, STx, SHx
- INRIA**







TI' VLIW DSP			
	C62x Fixed-Point	C64x Fixed-Point	C67x Floating-Point
MHz	150-300	300-600	100-225
MIPS/MFLOPS	1200-2400 MIPS	2400-4800 MIPS	600-1350 MFLOPS
8-bit MMACS	300-600	1200-2400	200-550
16-bit MMACS	300-600	2400-4800	200-550
Broadband Communications	General	Special-Purpose instructions	General
Imaging	General	Special-Purpose instructions	General







INRIA



### C64x

- C64x
  - Jusqu'à 1.1 GHz, 9 GOPS
  - Six ALUs (32-/40-Bit), une 32-Bit, deux 16-Bit, ou quatre 8-Bit opérations arithmétiques par cycle
  - Deux multiplicateurs, quatre 16x16-Bit ou huit 8x8-Bit multiplications par cycle
  - Coprocesseurs VCP (Viterbi) et TCP (Turbo)
  - 'C6411: 300 MHz, \$39, 1.0 V, 250mW, 2400 MIPS, 1200 MMACS

INRIA







## Compilateurs reciblable

- Pourquoi ?
  - Produire rapidement des compilateurs pour une large palette de plateformes, de façon économique
  - Comparer différentes architectures
  - Fournir une meilleure compréhension de l'interdépendance entre architecture et compilateur
- GCC, Chess (Target compiler), FlexCC (ST), Cosy (ACE)
- Record (Dortmund), SPAM (Princeton), Armor/Calife (IRISA)

## Langage ARMOR



### Tms320c6x







```

instructionSet =
[
  inst || inst || inst || inst
  || inst || inst || inst || inst
]

gp inst = add | sub | ...
  
```

[Messé99]





## Conclusions

- Concevoir un émetteur-récepteur SDR impose des contraintes spécifiques
  - Gérer non simultanément des algorithmes de complexités diverses, à des débits différents et sur plusieurs tailles de données
  - Il faut
    - une architecture supportant la plus grande complexité
    - une capacité à s'adapter aux modifications des traitements
- Hautes performances, programmabilité, reconfigurabilité

